The 20c – Episodio 2 – El CLOCK

Introducción 

En este episodio vamos a descubrir el CLOCK de nuestra computadora 20c. Este sistema se encarga de sincronizar todos los chips y componentes de nuestra máquina emitiendo una señal regular en el tiempo.

Vamos a estudiar todos sus subsistemas y distintos modos de clock que poseemos, luego vamos a recrear esta placa PCB desde cero y terminaremos con un experimento que nos permitirá ver como usar nuestro clock paso por paso para poder avanzar instrucción por instrucción en nuestra computadora. 

Continuar leyendo “The 20c – Episodio 2 – El CLOCK”

Retrocomputación: La historia de Retroterm y otros desarrollos

Tenía pendiente desde hace un tiempo escribir un artículo sobre el desarrollo de Retroterm, nuestra terminal multimedia multiplataforma, que nació en Commodore 64 y luego se expandió para soportar también Commodore Plus/4 y MSX.

Como algunos sabrán, en el año 2006 nos reunimos Diego Chiacchio, Pablo Roldán y yo, Jorge Castillo, y decidimos crear el foro de Retrocomputacion.com. De los tres, Pablo y yo, aunque en distintas épocas y ciudades, habíamos seguido caminos similares: fuimos usuarios de Commodore 64 y después de Amiga, programamos en lenguaje ensamblador e hicimos proyectos de electrónica. Pero no fue hasta 2020 con el proyecto Retroterm que empezamos a publicar software con el nombre Retrocomputación.

Continuar leyendo “Retrocomputación: La historia de Retroterm y otros desarrollos”

The 20c – Episodio 1 – CPU 6502

Introducción 

Vamos a empezar esta serie con una descripción del CPU 6502, estudiando para qué sirve cada patita de este chip (que básicamente es el pin out) y cómo funciona su arquitectura interna. Vamos a estudiar que registros tiene y para qué sirven. Luego vamos a seguir contando cómo recrear esta placa PCB desde cero y terminaremos con un experimento que nos permitirá ver nuestra primera instrucción del 6502 ejecutándose.

Continuar leyendo “The 20c – Episodio 1 – CPU 6502”

The 20c – Indice de Episodios

La 2oc es una computadora modular basada en la arquitectura del procesador 6502 diseñada para aprender a programar en Assembler y arquitectura de los computadores.

En este artículo tenemos un índice a todos los artículos de la serie, publicados en el blog de EspacioTec

Los Chiches de la Commodore 64 – Episodio  2- Luces Auto fantástico con un UserPort Breakout Board

En esta ocasión vamos a prender varios leds imitando las luces de KIT el auto fantástico  usando el puerto de usuario de la Commodore 64 para esto vamos a utilizar como Chiche  un User Port Breakout Board.

Estudiaremos que es esta placa, como funciona, cómo conectar un led y escribir un programa en Basic para prenderlo y apagarlo y finalmente cómo conectar una barra de leds y ver las luces estilo auto fantástico.

Continuar leyendo “Los Chiches de la Commodore 64 – Episodio  2- Luces Auto fantástico con un UserPort Breakout Board”

6502 vs 6510 Parte 12 – Como funcionan las interrupciones

Continuamos este estudio comparativo del 6502 vs el 6510 esta vez estudiando qué son las interrupciones.

Vamos a estudiar qué son las interrupciones,  los distintos tipos que poseen los procesadores 6502 y 6510, en que pines se encuentran, cómo responde el procesador a cada una de ellas y cuál es la mejor forma de diseñar un programa para qué puedan ser utilizadas para hablar con los periféricos.

Continuar leyendo “6502 vs 6510 Parte 12 – Como funcionan las interrupciones”

La era pirata, era dorada.

Voy a escribir y contar anécdotas personales, bajo mi propia perspectiva, relacionadas con la época dorada de la computación hogareña, y específicamente con todo lo relacionado a Commodore 16 / 64 y 128.

No es caprichosa la elección, son las computadoras que tuve en mi adolescencia, que coincide con la decada del ´80.

El primer tema que elegí esta ligado íntimamente a la Commodore 64, a como se conseguia el software en esa epoca y es para mi un tema interesante.

Si hubo un software controversial, y al mismo tiempo que fue el pilar para toda una época en la que las copias piratas no eran “ilegales”, ese fue sin dudas el

FAST HACK´EM.

Continuar leyendo “La era pirata, era dorada.”

6502 vs 6510 Episodio 11 – El Stack o Pila

Continuamos este estudio comparativo del 6502 vs el 6510 esta vez estudiando que es el Stack o Pila.

Vamos a estudiar en dónde se encuentra, que instrucciones lo usan, qué tamaño tiene y cuál es la mejor forma de crear un programa para poder aprovecharlo,

Qué es el Stack

El stack es una porción de la memoria que se utiliza para el almacenamiento de datos temporales. Tiene la característica de ser de organización LIFO (last in first out) lo que  significa que el último dato que guardamos en el stack es el primero que va a salir de éste. En este ejemplo vemos que aunque el valor A es el primero que entra en el stack, el mismo es el último que sale luego del valor B.

El stack se encuentra ubicado en la página uno de la memoria con lo que sus direcciones comienzan siempre con $01 y tiene 256 bytes de tamaño, en consecuencia sus direcciones de memoria van desde $01FF a $0100.

Para saber en que aparte del stack nos encontramos tenemos una variable llamada Stack Pointer o SP y que siempre  va a indicar la próxima posición vacía del stack. El stack pointer siempre es inicializado en $FF y el $01 de su high byte está harcodeado dentro del 6502 y el 6510.

Algo muy importante a tener en cuenta con el stack es que sólo tenemos 256 posiciones de memoria y que el mismo es circular cuando llenamos la dirección $0100 la próxima es $01FF y si teníamos información útil aquí la misma es sobreescrita perdiéndola, por lo tanto, es muy importante limitar la cantidad de saltos anidados a subrutinas e información que copiamos al stack. A continuación veremos cuantas posiciones de memoria del stack cada instrucción utiliza.

El stack es muy útil en aquellos programas que no trabajan con direcciones de memoria conocidas pero sí con un orden conocido para acceder a la memoria (quien accede primero y quien después). Este tipo de código llamado reentrante se utiliza mucho para poder atender a las interrupciones.

El uso del stack pointer siempre comienza con su inicialización en $01FF.

Registros del Procesador

El Procesador posee algunos registros internos de los cuáles forma parte el stack pointer (recordemos que el stack en sí mismo no es un registro sino un 256 bytes en memoria) y que siempre conviene tenerlos en cuenta.

El acumulador o registro A es un registro de 8 bits que nos va a dejar almacenar valores y realizar operaciones matemáticas en los mismos ya que está conectado tanto a la ALU (unidad aritmético lógica) como a al bus de datos.

Los registros X e Y son registros de 8 bits que nos van a dejar almacenar valores y utilizarlos como índices en distintas operaciones de acceso a memoria.

El Program Counter o PC, es un registro de 16 bits que almacena la dirección de memoria en la cual vamos a ejecutar la próxima instrucción, se divide en sus 8 bits high o PCH y sus 8 bits low o PCL ya que la memoria es de 8 bits en su contenido y para poder “llenarlo”  debemos acceder dos veces a ella.

El stack pointer con 8 bits en su dirección de memoria low y 8 bits grabados como $01 en su parte High el cúal como vimos indica la posición dentro del stack.

El Processor Status Register o P  contiene 8 bits de los cuáles se usan 7

  • C/Carry (Bit 0): Es el noveno bit en las operaciones aritméticas y entre muchos usos refleja el “me llevo uno” de la suma. El valor 1 indica True.
  • Z/Zero (Bit 1): Puesto automáticamente en 1 por el procesador cuando todos los 8 bits de una operación dan como resultado 0 en el registro del acumulador.
  • I/Interrupt Disable (Bit 2): Cuando este bit está en 1 el procesador no acepta interrupciones en su pin IRQ o durante el comando BRK.
  • D/Decimal Mode (Bit 3): Al tener este Flag en 1 el procesador trabaja con aritmética decimal en lugar de aritmética binaria el número 14 en aritmética decimal se representa como 0001 0100 (14) y en aritmética binaria cómo (0000 1110) (0E).
  • B/Break Command(Bit 4): Este bit lo pone en 1 el procesador cuando una interrupción es causada por el comando break, si fuera causada por una interrupción real este bit estaría en 0.
  • Expansion (Bit 5): Reservado para uso en futuras expansiones del procesador. (Nota del Narrador: “y al final nunca se usó”).
  • V/Overflow (Bit 6): Cuando usamos aritmética con signos negativos y positivos sólo tenemos 7 bits disponibles ya que el octavo se utiliza para el signo (0 positivo y 1 negativo). Este bit indica cuando nos “llevamos uno” en una operación aritmética. También se utiliza para reflejar el valor del bit 6 cuando se ejecuta la instrucción bit. Este flag pasa a valor 1 cuando se recibe una transición de High a Low en el pin de SOB (Set Overflow) del procesador.
  • N/Negative Result (Bit7): Se utiliza en aritmética que respeta el signo (cuando usamos números desde el +127 a -128). Este flag siempre va a mostrar el bit 7 del último resultado de todas las operaciones matemáticas que realizamos.

Instrucciones y el Stack

Las instrucciones que usamos en el Stack ocupan utilizan un número fijo de bytes siendo 3 para las interrupciones, 2 bytes para las subrutinas y 1 byte para los datos guardados por el usuario.

El stack comienza en $01FF y se decrementa. Esta nomenclatura que parece rara se creó porque existían implementaciones donde se usaba una sóla página de memoria (el stack era $00FF ubicado en la zero page) entonces los usuarios utilizan espacio para programas y variables comenzando desde la dirección $0000 e incrementando el program counter y el stack decrementa desde $00FF. ¡Con suerte nunca se juntaban en el medio!

Instrucciones que lo usan directamente

Hay 4 instrucciones que utilizamos para enviar y retirar  información al stack. PHA, PLA, PHP, PLP

PHA

El stack sólo puede comunicarse con el Accumulador para recibir datos que nosotros queramos guardar en él, la instrucción para guardar datos por excelencia es Push Accumulator to Stack o PHA. Esta instrucción realiza los siguientes pasos:

  1. Tomar el Opcode de la operación, Incrementar el Program Counter.
  2. Leer el byte de la próxima instrucción y descartarla.
  3. Guardar el byte que se encuentra en el acumulador en la posición de memoria $0100+SP, decrementar SP.

Esto graba en memoria (en la sección del stack) lo que teníamos en el acumulador

PLA

Para poder tomar los datos que teníamos en el stack y volver a traerlos a memoria tenemos la instrucción Pull from Accumulator PLA                

  1. Tomar el Opcode de la operación, Incrementar el Program Counter.
  2. Leer el byte de la próxima instrucción y descartarla.
  3. Incrementar el stack pointer SP.
  4. Guardar el byte que se encuentra la posición de memoria $0100+SP y guardarlo en el Acumulador.  
  5.       

Hay que destacar que el sacar datos del Stack no borra los datos que tenemos en el mismo, sino que sólo desplaza el stack pointer, podríamos si quisiéramos seguir accediendo a estos datos con una instrucción de load desde la dirección $01FF, LDA $01FF.

Processor Status Register

Existe otro byte muy útil de analizar qué es el que mantiene el status de todo el procesador, este byte se denomina Processor Status Register y contiene varios bits útiles como ya hemos visto que representan el estado del procesador.

Si vamos a realizar algunos cambios o realizar operaciones que puedan modificar estos bits y no queremos perder los bits originales tenemos la operación PHP y su contraparte para recuperar los datos PLP.                        

PHP

Para guardar los bits del PSR la instrucción  por excelencia es Push PSR to Stack o PHP. Esta instrucción realiza los siguientes pasos:

  1. Tomar el Opcode de la operación, Incrementar el Program Counter.
  2. Leer el byte de la próxima instrucción y descartarla.
  3. Guardar el byte que se encuentra en el Processor Status Register en la posición de memoria $0100+SP, decrementar SP.

Esto graba en memoria (en la sección del stack) lo que teníamos en el acumulador.

PLP

Para poder tomar los datos que teníamos en el stack y volver a traerlos a memoria tenemos la instrucción Pull from Processor Status Register PLP                

  1. Tomar el Opcode de la operación, Incrementar el Program Counter.
  2. Leer el byte de la próxima instrucción y descartarla.
  3. Incrementar el stack pointer SP.
  4. Leer el byte que se encuentra en la posición de memoria $0100+SP y guardarlo en el Processor Status Register.        

Instrucciones que lo usan indirectamente

Hay 4 instrucciones que usan el stack para almacenar datos sin que nosotros decidamos qué datos son, JSR, RTS y BRK, RTI.

Cada vez que hacemos un salto hacia una subrutina JSR deberemos saber de alguna forma a dónde volver luego de ver el comando de fin de la subrutina RTS. Para saberlo utilizamos el stack donde almacenaremos el byte high y low de la dirección de la próxima instrucción luego del salto. También en forma parecida van a funcionar BRK que indica salto a una interrupción y RTI que es el regreso desde la misma.

JSR

La instrucción JSR o Jump to Subroutine utiliza el stack para guardar información de retorno a la ejecución del programa actual una vez esta subrutina haya finalizada, veamos los pasos que realiza:

  1. Tomar el Opcode de la operación, Incrementar el Program Counter.
  2. Leer el low address byte de la dirección de salto, Incrementar el Program Counter (queda listo para la próxima instrucción).
  3. Operación interna Guardar el Address Low en ADL.
  4. Enviar el byte alto PCH del program counter al Stack en la posición de memoria $0100+SP, decrementar SP, mantener el Address LOW en ADL.
  5. Enviar el byte bajo PCL del último byte de la posición de memoria de la instrucción JSR, generalmente es donde se encontraba el byte High de la dirección de la subrutina, al Stack en la posición de memoria $0100+SP, decrementar SP, mantener el Address LOW en ADL.
  6. Buscar el high byte del address al cual saltar ADH, grabar el stack pointer.
  7. Copiar el byte the low address de la dirección de salto ADL al Program Counter Low (PCL), tomar el ADH y guardarlo en el Program Counter High (PCH).

RTS

La instrucción RTS  nos devuelve desde una subrutina hasta la próxima instrucción a ejecutar después de la llamada a la misma en donde estuvimos ejecutando código. Sus pasos de ejecución son los siguientes:

  • Leer Opcode, incrementar el program counter.
  • Leer el próximo byte y descartarlo, incrementar program counter.
  • Incrementar el stack pointer.
  • Traer byte desde el stack y grabarlo en PCL, incrementar stack pointer.
  • Traer byte desde el stack y grabarlo en PCH.
  • Incrementar program counter.

BRK

El comando BRK simula la ejecución de una subrutina, algo muy importante a tener en cuenta es que él mismo nos va a dar como dirección de regreso Program Counter + 2 con lo que tenemos que tener un cuenta poner un byte que se pueda descartar después del break como ser por ejemplo un NOP, o nuestro programa no va a funcionar ya que volverá a un dirección incorrecta. También podemos utilizar ese byte extra para poder almacenar un código de por qué sucedió el break.

Esta instrucción tarda 7 ciclos antes de comenzar a ejecutar el programa que va a atender la interrupción (handler), y sus pasos de ejecución son los siguientes:

  • Leer Opcode, incrementar rl program counter.
  • Leer el próximo byte y descartarlo, incrementar program counter.
  • Grabar PCH en el stack, setear el flag B, decrementar stack pointer.
  • Grabar PCL en el stack, decrementar stack pointer.
  • Grabar processor status register en el stack, decrementar stack pointer.
  • Leer nuevo PCL desde $FFFE.
  • Leer nuevo PCH desde $FFFF.

RTI

La instrucción RTI nos regresa desde dentro del programa que usamos como handler de la interrupción y reversa alguno de los pasos de la llamada a interrupción original. Estos son sus pasos:

  • Leer Opcode, incrementar el program counter.
  • Leer el próximo byte y descartarlo, incrementar program counter.
  • Incrementar el stack pointer.
  • Traer byte desde el stack y grabarlo en el processor status register, incrementar stack pointer.
  • Traer byte desde el stack y grabarlo en PCL, incrementar stack pointer.
  • Traer byte desde el stack y grabarlo en PCH, incrementar stack pointer.

Un programa que usa el stack

El siguiente programa en código máquina usa el stack a través de 8 instrucciones PHA, PLA, PHP, PLP, JRS, RTS, BRK y RTI. Fue ejecutado en un procesador 6510 original creado en la semana 13 del año 1986.

Si ponemos un analizador de protocolo a ver los resultados de estos comandos podemos observar los siguientes resultados, el formato de los mismos sera:

10    0                  Descartar no lo vamos a utilizar en el análisis

1000000000000000     Address Bus en Binario

10100010                  Data Bus en Binario

8000                          Address Bus en Hexadecimal

r                          Operación de Lectura “r” o escritura “W”

a2                          Data Bus en Hexadecimal

ldx                          Si es una instrucción, el correspondiente mnemónico de assembler si no es un dato o dirección de memoria y se lee literal.

Inicializar el Stack pointer en $01FF

 

Lo primero que pasa con este programa es que comenzamos en la dirección 8000, cargamos ff en el registro X y lo transmitimos al Stack, la última operación que aparece como a9 es un ciclo que gasta el procesador en guardar el valor FF en el registros interno del Stack Pointer.

PHA y PLA

En este segmento del programa vemos cómo almacenar dos valores desde el acumulador al stack y como traerlos.

Cargamos el valor 64 al acumulador.

10    0 1000000000000011    10101001 8003     r a9 lda

10    0 1000000000000100    01100100 8004     r 64

Lo transferimos al stack y el próximo ciclo de  instrucción 8006 se pierde ya que es utilizado internamente

10    0 1000000000000101    01001000 8005     r 48 pha

10    0 1000000000000110    10101001 8006     r a9 lda

Escribimos el valor 64 en la dirección 01ff del stack en memoria, el stack pointer queda en 01fe

10    0 0000000111111111    01100100 01ff     W 64

Cargamos el valor 99 al acumulador.

10    0 1000000000000110    10101001 8006     r a9 lda

10    0 1000000000000111    10011001 8007     r 99

Lo transferimos al stack y el próximo ciclo de  instrucción 8009 se pierde ya que es utilizado internamente

10    0 1000000000001000    01001000 8008     r 48 pha

10    0 1000000000001001    01101000 8009     r 68 pla

Escribimos el valor 99 en la dirección 01fe del stack en memoria, el stack pointer queda en 01fd

10    0 0000000111111110    10011001 01fe     W 99

Pedimos transferir un valor desde el stack (el 99) y la próxima instrucción 800a se descarta

10    0 1000000000001001    01101000 8009     r 68 pla

10    0 1000000000001010    01101000 800a     r 68 pla

Se escribe la posición actual del stack pointer 01fd en el address bus y se descarta el dato y se incrementa el stack pointer.

10    0 0000000111111101    01110000 01fd     r 70

Se lee la posición actual del stack pointer 01fe y se guarda el valor en el acumulador

10    0 0000000111111110    10011001 01fe     r 99

Pedimos transferir un valor desde el stack (el 64) y la próxima instrucción 800b se descarta

10    0 1000000000001010    01101000 800a     r 68 pla

10    0 1000000000001011    10101001 800b     r a9 lda

Se lee de la posición actual del stack pointer 01fe y se descarta y se incrementa el stack pointer.

10    0 0000000111111110    10011001 01fe     r 99

Se lee la posición actual del stack pointer 01ff y se guarda el valor en el acumulador

10    0 0000000111111111    01100100 01ff     r 64

PHP y PLP

En este segmento del programa vemos cómo almacenar dos veces el Processor Status Register, la segunda vez lo cambiamos para que el flag de testeo Zero esté en 1 asignando previamente al acumulador un valor de 0.  Para terminar el programa traemos desde el stack esos valores.

Cargamos el valor 64 al acumulador.

10    0 1000000000001011    10101001 800b     r a9

10    0 1000000000001100    01100100 800c     r 64

Pedimos transferir  al stack el Processor Status Register y el próximo ciclo de  instrucción 800e se pierde ya que es utilizado internamente

10    0 1000000000001101    00001000 800d     r 08 php

10    0 1000000000001110    10101001 800e     r a9

Escribimos el valor 3d en la dirección 01ff del stack en memoria, el stack pointer queda en 01fe

Este valor representa el número binario 0011 1101 usando los flags del procesador es

N=0,V=0,E=1,B=1,D=1,I=1,Z=0,C=1 Podemos ver que el flag Z está en cero ya que el resultado de la última operación es 64 distinto de cero.

10    0 0000000111111111    00111101 01ff     W 3d

Cargamos el valor 0 al acumulador.

10    0 1000000000001110    10101001 800e     r a9

10    0 1000000000001111    00000000 800f     r 00

Pedimos transferir  al stack el Processor Status Register y el próximo ciclo de  instrucción 8011 se pierde ya que es utilizado internamente.

10    0 1000000000010000    00001000 8010     r 08 php

10    0 1000000000010001    00101000 8011     r 28

Escribimos el valor 3f en la dirección 01fe del stack en memoria, el stack pointer queda en 01fd

Este valor representa el número binario 0011 1111 usando los flags del procesador es

N=0,V=0,E=1,B=1,D=1,I=1,Z=1,C=1 Podemos ver que el flag Z está en uno ya que el resultado de la última operación es cero.

10    0 0000000111111110    00111111 01fe     W 3f

Pedimos transferir un byte desde el stack (el 3f) al Processor Status register y la próxima instrucción 8012 se descarta.

10    0 1000000000010001    00101000 8011     r 28 php

10    0 1000000000010010    00101000 8012     r 28

Se lee de la posición actual del stack pointer 01fd y se descarta y se incrementa el stack pointer.

10    0 0000000111111101    01110000 01fd     r 70

Se lee la posición actual del stack pointer 01fe y se guarda el valor en el Processor Status register

10    0 0000000111111110    00111111 01fe     r 3f

Pedimos transferir un byte desde el stack (el 3f) al Processor Status Register y la próxima instrucción 8013 se descarta.

10    0 1000000000010010    00101000 8012     r 28 php

10    0 1000000000010011    00100000 8013     r 20

Se lee de la posición actual del stack pointer 01fe y se descarta y se incrementa el stack pointer.

10    0 0000000111111110    00111111 01fe     r 3f

Se lee la posición actual del stack pointer 01ff y se guarda el valor en el Processor Status Register

10    0 0000000111111111    00111101 01ff     r 3d

JSR y RTS

En este segmento del programa vemos cómo saltar hacia una subrutina., cómo se almacena la dirección de retorno y que pasos se dan en el programa para volver al mismo momento desde donde partió el llamado de la subrutina.

Comienza nuestro programa en la dirección $8013 con un JSR para saltar a la subrutina, pero en lugar de tener a continuación una dirección de memoria tenemos el byte 1c, este es el low address en el que comienza nuestra subrutina con un lda #$44 como podemos ver al hacer un dump en binario de nuestro código, seguido de este tenemos el byte 80, lo que apunta nuestra subrutina la dirección $801C ya que siempre las direcciones de memoria de JSR son absolutas.

Se lee el byte de la dirección del futuro Low address $1C, esto va a pasar a PCL en algunos ciclos más.

10    0 1000000000010011    00100000 8013     r 20 jsr

10    0 1000000000010100    00011100 8014     r 1c

Se lee de la posición actual del stack pointer 01ff  y se descarta.

10    0 0000000111111111    00111101 01ff     r 3d

Se escribe PCH, el High Byte del program counter en la posición actual del stack pointer 01ff  y se decrementa el stack pointer que queda en 01fe.

10    0 0000000111111111    10000000 01ff     W 80

Se escribe PCL, el Low Byte del program counter en la posición actual del stack pointer 01fe  y se decrementa el stack pointer que queda en 01fd.

10    0 0000000111111110    00010101 01fe     W 15

Se lee la instrucción en la posición de memoria  del high byte de la subrutina y se copia al PCH para poder hacer el jump a 801C una vez actualizado el program counter.

10    0 1000000000010101    10000000 8015     r 80

Comienza la ejecución de nuestra subrutina cargando el valor 44 en el acumuladore

10    0 1000000000011100    10101001 801c     r a9 lda

10    0 1000000000011101    01000100 801d     r 44

Se carga la instrucción sta para grabar el acumulador en la posición de memoria 2003

10    0 1000000000011110    10001101 801e     r 8d sta

10    0 1000000000011111    00000011 801f     r 03

10    0 1000000000100000    00100000 8020     r 20

Se escribe la posición de memoria 2003 

10    0 0010000000000011    01000100 2003     W 44

Se pide volver de la subrutina con la instrucción rts, se lee la próxima instrucción en la posición 8022 y se descarta.

10    0 1000000000100001    01100000 8021     r 60 rts

10    0 1000000000100010    10101001 8022     r a9

Se lee de la posición actual del stack pointer 01fd y se descarta y se incrementa el stack pointer.

10    0 0000000111111101    01110000 01fd     r 70

Se lee de la posición actual del stack pointer 01fe el low byte del PCL a y se incrementa el stack pointer.

10    0 0000000111111110    00010101 01fe     r 15

Se lee de la posición actual del stack pointer 01ff el high byte del PCH a y se incrementa el stack pointer.

10    0 0000000111111111    10000000 01ff     r 80

El Program Counter queda en 8015 y se busca la próxima instrucción en esa dirección

10    0 1000000000010101    10000000 8015     r 80 brk

BRK y RTI

En este segmento del programa vemos cómo se ejecuta una interrupción brevemente, hablaremos más de interrupciones como suceden y para que se usan en un próximo capítulo.

  

Este programa causa una interrupción por software llamada break la cuál hace que el procesador vaya a las direcciones $FFFE y $FFFF para buscar los bytes que indican que programa comenzar a ejecutar, este en nuestro caso es el que comienza en la etiqueta irq:

El break nos va a dar como dirección de regreso Program Counter + 2 con lo que tenemos que tener un cuenta poner un byte que se pueda descartar después del break como ser por ejemplo un NOP o nuestro programa no va a funcionar ya que volverá a un dirección incorrecta. También podemos utilizar ese byte extra para poder almacenar un código de por qué sucedió el break.

Esta instrucción tarda 7 ciclos antes de comenzar a ejecutar el programa que va a atender la interrupción (handler). A continuación nuestro programa corregido (notar el NOP) y veremos todos nuestros address familiares corridos un byte.

Nuestro segmento de programa entonces comienza en $8018 con el comando BRK cuyo código es $00, lee a continuación el próximo byte y lo descar

10    0 1000000000011000    00000000 8018     r 00 brk  

10    0 1000000000011001    11101010 8019     r ea NOP

Escribe en el stack en las posiciones 01ff a 01fe la posición a la cual regresar $801a, nótese que si no tuviéramos la instrucción NOP regresaremos un byte antes a nuestro programa y este NO FUNCIONARIA.

10    0 0000000111111111    10000000 01ff     W 80

10    0 0000000111111110    00011010 01fe     W 1a

Escribe en el stack el Processor Status Register

10    0 0000000111111101    00110110 01fd     W 36

Lee el vector fffe y ffff (low y high byte) para saber dónde está el handler o programa que manejará la interrupción, en este caso en la posición 8023.

10    0 1111111111111110    00100011 fffe     r 23

10    0 1111111111111111    10000000 ffff     r 80

Con el program counter en 8023 correspondiente a la etiqueta irq: carga la primera instrucción para guardar el valor 55 en el acumulador.

10    0 1000000000100011    10101001 8023     r a9 lda

10    0 1000000000100100    01010101 8024     r 55

Lee una instrucción para guardar el valor del acumulador en la posición de memoria 2005

10    0 1000000000100101    10001101 8025     r 8d sta

10    0 1000000000100110    00000101 8026     r 05

10    0 1000000000100111    00100000 8027     r 20

Escribe en la posición de memoria 2005 el valor 55

10    0 0010000000000101    01010101 2005     W 55

Lee la instrucción rti para salir del handler de interrupciones.

10    0 1000000000101000    01000000 8028     r 40 rti

Ciclo Interno, Lee el próximo byte y lo descarta.

10    0 1000000000101001    00000000 8029     r 00

Se lee de la posición actual del stack pointer 01fc y se descarta y se incrementa el stack pointer.

10    0 0000000111111100    00101101 01fc     r 2d

Se lee de la posición actual del stack pointer 01fd y se copia la información al Processor Status Register y se incrementa el stack pointer.

10    0 0000000111111101    00110110 01fd     r 36

Se lee la posición actual del stack pointer 01fe y se copia la información al PCL y se incrementa el stack pointer.

10    0 0000000111111110    00011010 01fe     r 1a

Se lee la posición actual del stack pointer 01fe y se copia la información al PCH y se incrementa el stack pointer.

10    0 0000000111111111    10000000 01ff     r 80

Se resumen la ejecución del programa en un loop infinito que salta a la posición de memoria 8019 en forma recurrente,

10    0 1000000000011010    01001100 801a     r 4c jmp

10    0 1000000000011011    00011010 801b     r 1a

10    0 1000000000011100    10000000 801c     r 80

10    0 1000000000011010    01001100 801a     r 4c jmp

10    0 1000000000011011    00011010 801b     r 1a

10    0 1000000000011100    10000000 801c     r 80

10    0 1000000000011010    01001100 801a     r 4c jmp

10    0 1000000000011011    00011010 801b     r 1a

10    0 1000000000011100    10000000 801c     r 80

Cómo se incrementa el Stack dentro del procesador 6510

Si queremos realmente profundizar y ver como el CPU decrementa el stack, podemos usar un proyecto como visual6502 que nos muestra como funcionan las señales internas del procesador.

Primero saber que para decrementar en realidad se realiza la suma al complemento por lo que si queremos restarle uno a FD es lo mismo que sumarle FF

FD -1 = FC

FD + FF = FC

Veamos algunas de las señales internas utilizadas.

  1. En el bus interno de Address Low ADL El Stack Pointer le carga su valor de $FD en nuestro ejemplo. mediante la señal S/ADL.
  2. Este valor $FD es cargado al registro B de la ALU mediante la señal ADL/ADD
  3. Se genera el valor $FF y se carga en el bus SB,
  4. Este valor $FF se carga del bus SB al bus registro A de la ALU mediante la señal SB/ADD.
  5. Finalmente con la señal SUMS se realiza la suma de ambos valores.
  6. El resultado de la alu queda en el bus SB mediante la señal ADD/SB(0-6) y ADD/SB(7) que cargan los primeros 7 bits y el último en el bus SB respectivamente.
  7. El stack pointer es cargado mediante la señal SB/S con lo que es actualizado con el valor decrementado
  8. Luego la señal S/ADL cargar el stack pointer en el registro Low interno y la señal ADL/ABL carga finalmente los 8 bits inferiores del address bus con el valor del Stack Pointer.

Más abajo que esto no podemos llegar adentro de un 6502 (Más profundo y llego a China)., para más información busquen el Diagrama de Hanson del interior del 6502 y el proyecto visual6502 ambos sitios incluidos en las referencias de este artículo.

Cómo funciona en el Commodore 64

El stack es utilizado en la Commodore 64 para todas estas instrucciones que vimos originalmente con exactamente las mismas funciones y parámetros. Todo el código que vimos en este artículo fue ejecutado en un MOS 6510 de la semana 13 de 1986.

El stack también comienza en la dirección $01FF y el valor del stack pointer es inicializado en la rutina de inicialización de la commodore:

.,FCE2 A2 FF    LDX #$FF        START  LDX #$FF

.,FCE4 78       SEI                    SEI

.,FCE5 9A       TXS                    TXS

.,FCE6 D8       CLD                    CLD

.,FCE7 20 02 FD JSR $FD02              JSR A0INT       ;TEST FOR $A0 ROM IN

.,FCEA D0 03    BNE $FCEF              BNE START1

.,FCEC 6C 00 80 JMP ($8000)            JMP ($8000)     ; GO INIT AS $A000 ROM WANTS

.,FCEF 8E 16 D0 STX $D016       START1 STX VICREG+22   ;SET UP REFRESH (.X=<5)

.,FCF2 20 A3 FD JSR $FDA3              JSR IOINIT      ;GO INITILIZE I/O DEVICES

.,FCF5 20 50 FD JSR $FD50              JSR RAMTAS      ;GO RAM TEST AND SET

.,FCF8 20 15 FD JSR $FD15              JSR RESTOR      ;GO SET UP OS VECTORS

                                ;

.,FCFB 20 5B FF JSR $FF5B              JSR CINT        ;GO INITILIZE SCREEN

.,FCFE 58       CLI                    CLI             ;INTERRUPTS OKAY NOW

.,FCFF 6C 00 A0 JMP ($A000)            JMP ($A000)     ;GO TO BASIC SYSTEM

Esta rutina es llamada cada vez que se ejecuta un reset a través del vector del mismo nombre que está en las direcciones $FFFC, $FFFD

.:FFFA 43 FE                    .WOR   NMI             ;PROGRAM DEFINEABLE

.:FFFC E2 FC                    .WOR   START           ;INITIALIZATION CODE

.:FFFE 48 FF                    .WOR   PULS            ;INTERRUPT HANDLER

Estudio visual

Para poder estudiar visualmente cómo funciona el stack les dejo esta video que complementa al artículo.

El Stack – 6502 vs 6510 Episodio 11

Referencias

A continuación les dejo algunos links donde profundizar el tema:

WEBSITE

Aqui el sitio de OsoLabs con todos los videos y artículos

OsoLabs 

VIDEOS

Video de la serie 6502 vs 6510 Episodio 11 – El Stack

El Stack – 6502 vs 6510 Episodio 11

Aquí tiene acceso a toda la serie:

6502 vs 6510 estudio detallado y comparación 

PAPERS

MCS6500 Microcomputer Family Programming Manual

MOS 6500 Hardware Manual  

W65C02S 8–bit Microprocessor 

6510 MICROPROCESSOR WITH I/O 

6502 Instruction Set 

Load and Run from 6502 ASM (1/2) | C64 OS 

Mapping The Commodore 64

C64 Kernal Disassemble 

Visual 6502 in JavaScript

6502-Block-Diagram.pdf 

27c3: Reverse Engineering the MOS 6502 CPU (en) 

Y como siempre la serie de Ben Eater del 6502

Build a 6502 computer | Ben Eater 

Todos los ejemplos de código de los videos los pueden encontrar en:

https://github.com/carlinhocr/6502_vs_6510

C64 a Fondo – Indice

A continuación les dejo los links a los artículos anteriores de la serie

6502 vs 6510 Episodio 10 – Conectando una Memoria Static RAM

Continuamos este estudio comparativo del 6502 vs el 6510 esta vez conectando una memoria Static RAM del modelo 62256 que posee 32kb.

Vamos a estudiar cómo conectar esta memoria tanto a un 6510 con CIA 6526  como a un 6502 con VIA 6522, incluiremos todas las rutinas de assembler para poder probar la memoria, sus conexiones físicas y  timing de la memoria con el procesador, punto central de su funcionamiento.

La Memoria HM62256B

Esta memoria es una static ram, esto implica que los datos que esta posee no necesitan ser refrescados cada cierta cantidad de ciclos de reloj sino que los mismos se conservan mientras esta no pierda electricidad.

Su denominación de 256 refiere a sus 256Kbits disponibles, estos están organizados en 32768 entradas de 8bits cada una lo que conocemos normalmente como 32Kbytes.

PinOut

Este chip viene en formato DIP (Dual Inline Pins) de 28 pines y es muy parecido en su layout a la eeprom AT28C256 que vimos en un artículo anterior.

A14 – A0: Estos pines nos permiten seleccionar qué registro de ocho bits queremos acceder dentro de nuestra memoria, al ser 15 pines podemos direccionar 2ˆ15 = 32768 registros de 8 bits. Estos pines se conectan al bus de direccionamiento.

I/O 0 a I/O 7: Los pines de I/O es donde vamos a ver el contenido de cada registro previamente seleccionado para leer la memoria, o donde vamos a enviar los datos que tenemos para escribir la memoria. Estos pines se conectan al bus de datos.

VCC: En este pin es donde el chip espera una alimentación de +5Volts

GND: Este es el pin de referencia a tierra del chip

/WE: El pin de write enable al recibir una señal de low o 0 Volts permite grabar en los registros de la memoria. Como la estamos utilizando como una ROM conectamos este pin directamente a +5 Volts para que sea de sólo lectura. La barra / significa que este pin es active low con lo cual espera 0 Volts para activarse

/OE: El pin de output enable conecta o desconecta los pines de I/O del bus de datos. Si el pin está en +5 Volts la memoria se desconecta del bus de datos poniendo sus pines de datos en un estado de alta impedancia. La barra / significa que este pin es active low con lo cual espera 0 Volts para activarse

/CE: El pin de chip enable conecta o desconecta los pines del chip para una lectura o escritura trabajando en conjunto con /OE y /WE. Es active low con lo cual espera 0 Volts para activarse

Timing para una lectura

Cuando un procesador y una memoria necesitan comunicarse ya sea para lectura o escritura hay dos tiempos generales que tienen que ser compatibles: el tiempo en que la memoria responde y el tiempo que el procesador puede esperar. Para poder leer o escribir tenemos que realizar una combinación de 3 pines /WE /OE /CE. En el caso de una lectura WE debe estar en High y OE y CE en low, para una escritura los 3 pines deben estar en LOW.

Timing de la Memoria en una lectura

Para poder hacer una lectura de la memoria, primero el procesador debe poner en el address line o bus de direccionamiento la dirección  donde está el dato que quiere leer, esta dirección consiste en los unos y ceros o los highs y lows de los pines A15 a A0.

La memoria no tiene inmediatamente disponibles los datos elegidos sino que tarda en buscar el dato y en poner el mismo en el bus de datos con sus 8 bits representados por los pines D7 a D0 y tarda en que estos estén estables, que sean válidos y  que reflejen el valor interno en la memoria por lo que el procesador tiene que esperar un tiempo hasta que estos datos sean válidos y recién ahí leerlos, en el caso del datasheet del ejemplo 70ns como mínimo debe ser el tiempo de espera del procesador.

Hagamos el análisis paso por paso utilizando el siguiente diagrama.

Primero el procesador tiene que colocar los 16 bits del address line en forma correcta pero estos puede que no sean seteados al mismo tiempo o en algún orden específicos con lo que el bit 1 puede setearse luego el 15, luego el 12, etc. Tenemos que esperar hasta el punto donde comienza TRC o Read Cycle Time que es el momento donde el address bus tiene los 16 bits en forma correcta.

El procesador deberá esperar un tiempo tAA o Address Access Time, que es el tiempo para que los datos en el bus de datos sean válidos y con valores correctos. Cuando el tiempo tAA termina recién ahí los datos o bits o highs y lows que están en el bus son válidos y representan la dirección deseada.

Este tiempo  posee dos subcomponentes tACS o chip Select to access time que es el tiempo que tarda el chip en activarse cuando recibe una señal low en el pin de Chip Select y también tOE o Output Enable to Output Valid, qué es el tiempo que tarda en activarse los pines de output luego de recibir un low en el pin de Output enable y que estos pines reflejen el valor correcto del contenido de la memoria en el bus de datos..

¿Cómo sabemos cuánto puede tardar como máximo el chip en darnos datos válidos una vez que tenemos un address válido en el bus de direccionamiento? Con una tablita de tiempos de acceso disponible en el datasheet de cada chip.

Si vemos para el chip de la familia HB62256B si termina el mismo en -7 el tiempo máximo de address access time o tAA es de 70 nanosegundos, podemos deducir que es tiempo máximo de tACS el chip select to access time o lo que tarda en activarse el chip ya que este timer tarda 70 ns y el de tOE de Output enable to output valid solo tarda 40ns como máximo.

tAA = 70 ns

tACS = 70ns

tOE = 40ns

Otro tiempo importante que vamos a utilizar en el futuro es el tOH o el Output hold time from address change, este tiempo es cuánto los datos vamos a mantenerse como válidos desde que cambió el address en el bus de direccionamiento, este es de 5ns

tOH = 5ns

Ahora cómo sabemos si el procesador que utilizamos puede esperar 70 nanosegundos? Estudiando el diagrama de timing del mismo,

Timing del Procesador 6502 en una lectura

El siguiente es el diagrama de tiempos del procesador 6502 hecho por Western Design Center. El problema con este diagrama es que mezcla los tiempos de escritura y de lecturas al mismo gráfico por lo que construí un diagrama simplificado para poder entenderlos mejor.

Por otro lado la velocidad de cada uno de estos intervalos va a depender de a que voltaje nosotros manejemos el cpu, como estamos usando +5 Volts esa es la columna que utilizaremos. Estos voltajes nos van a dar un máximo de 14Mhz para correr nuestro CPU pero lo vamos a estar corriendo a 1Mhz.

El ciclo del Reloj

El primer tiempo que nos interesa saber es el de un ciclo completo de reloj, este está representado en el diagrama como PHI2 y se divide en tPWL y tPWH (Clock Pulse Width Low y High respectivamente). Al usar un reloj de 1Mhz vamos a tener disponibles 1000 nanosegundos para todo el ciclo completo de reloj.

(1)

tPWL va de 0ns a 500ns

tPWH va de 500ns a 1000ns

El mínimo de tiempos de estos intervalos podría ser de 35ns cada uno o sea 70ns de ciclo de reloj si lo corriéramos a 14Mhz pero sabemos que por lo menos necesitamos 70ns para que nuestra memoria nos de los datos con lo cual esta velocidad no es adecuada.

Las preguntas que debemos responder primero para ver si podemos esperar esos 70ns que tarda en acceder a los datos la memoria que estamos utilizando es cuando el procesador configura el address en sus pines y cuando r ealiza la lectura.

Estableciendo el Address en el Bus de Direccionamiento

El segundo tiempo que vamos a tener que estudiar es el tADS o Address Setup Time , es el tiempo que le toma al cpu estabilizar los highs y lows en los pines del bus de direcciones. Y el tercer tiempo es el tAH o Address Hold Time, por cuánto tiempo esos highs y lows son válidos en el bus de direcciones.

(2) tADS = 30ns

(3) tAHT = 10ns

El tADS comienza en el falling edge del comienzo del ciclo del reloj.

El tAHT se mantiene desde el falling edge (transición de High a Low) del final ciclo del reloj.

Leyendo los datos

El cuarto tiempo a estudiar es el tDSR o Data Setup Time, que es cuánto tiempo tardan en estabilizarse los highs y lows en el bus de datos y el quinto tiempo es el tDHR o data Hold read time o cuánto tiempo esos datos són válidos.

(4) tDSR = 10ns

(5) tDHR = 10ns

El tDSR termina desde el falling edge (transición de High a Low) del ciclo del reloj en ese falling edge es cuando ocurre la lectura.

El tDHR son por lo menos 10ns desde el momento de la lectura.

Tenemos que asegurarnos que la RAM esté dando datos válidos durante tDSR + tDHR. Tenemos que asegurarnos que la RAM esté dando datos válidos durante tDSR + tDHR.

Si hacemos un esquema podemos ver:

0ns    a   30ns necesitamos que el address sea estabilizado tADS

30ns  a   1010 ns el address el válido tAHT

990ns a 1010ns los datos tiene que ser válidos tDSR + tDHR

Con lo cual la ram tiene 990 – 30 = 960ns para poder dar los datos en el bus, pero como vimos la RAM sólo tarda 70ns como máximo para darnos los datos por lo que tenemos mucho tiempo disponible.

Pero por cuánto tiempo la RAM mantiene los datos válidos en el bus? Para esto está el timer tOH de la RAM que es de 5ns a partir de que cambia la dirección de la ram, pero la dirección cambia recién en el ns 1010 que es cuando expira el timer de address hold time del procesador lo que nos da unos 5ns extras para la lectura.

990 ns a 1015ns la RAM da valores de highs y lows válidos en el bus de datos

Por esto podemos hacer la lectura por que el procesador requiere de 10ns después del momento de la lectura y la RAM mantiene los datos válidos por 15ns

De forma similar a como hicimos este análisis podemos realizar lo mismo para la escritura de la memoria variando solo algunos valores de los parámetros.

Un gran lugar para poder ver alternativamente como funcionan los diagramas de tiempo del 6502 es este sitio donde se ve muy bien visualmente Visual Guide to 65xx CPU Timing 

Timing para una escritura

Con la información que ya tenemos de interpretar cómo se hace una lectura encaremos la escritura de datos en la memoria.

Timing de la Memoria en una escritura

Veamos este nuevo diagrama de tiempos para la escritura.

Y también los nuevos valores mínimos y máximos para estos parámetros

Este diagrama asume que el pin de OE output enable está fijo en Low y según la nota 4 la escritura se va a realizar cuando CS y WE ambos estén el Low.

Comienza el tiempo tWP o Write Pulse Width cuando el último pin entre WE y CS entren en low y dura hasta que el primero de ellos pase a High.

tWP = minimo de 50ns

Los datos deben ser válidos en el bus por lo menos desde tDW o Data Write time overlap y mantenerse válidos por un período tDH o Data Hold form write time

tDW = 30ns

tDh = 0ns

Con lo cual por lo menos 30ns antes de que WE o CS pasen a ser High los datos deben mantenerse como válidos.

Si analizamos lo que puede pasar, el bus de datos puede tener cualquier información errónea sin problemas y esos datos se escriben en la ram, pero por lo menos 30ns antes de que se termine la escritura los datos deben ser válidos ya que estos quedarán en la RAM, estos datos válidos pueden ser mantenidos por 0ns enel bus si queremos ya que ya han sido escritos ya que el mínimo de tDH es cero.

Timing del Procesador 6502 en una escritura

Veamos este nuevo diagrama de tiempos para la escritura.

Sabemos que los siguiente tiempos se cumplen debido a nuestro análisis anterior:

0ns    a   30ns necesitamos que el address sea estabilizado tADS

30ns  a   1010ns el address el válido tAH

1000 ns a 1010ns tDHR

Los datos se vuelven inválidos al final de tDHR que coincide con tAH y con un nuevo timer tDHW o Write Data Hold Time

tDHW = 10ns desde el falling edge fin del clock cycle

1000 ns a 1010ns tDHW

El write ocurre en el falling edge del final de clock cycle. Pero para que la escritura sea correcta los pines de CS o WE tienen que ser high antes de que el address, los datos o el write hold time sean inválidos.

Si conectamos el pin de chip select CS a cualquier de las address lines estaríamos en problemas ya que debemos asegurar que el pin CS sea high mientras todavía todos los pines de address son válidos y todos los pines de datos son válidos, pero no tenemos forma de poder apagar un pin antes que los otros asegurándonos que sea siempre así.

Lo mismo nos sucede con el pin de R/W del procesador no hay forma de garantizar que vaya a cambiar antes que los pines de address.

Con lo que nada nos asegura que CS o WR pasen a ser High (terminando la escritura) antes de que el address y los datos seán inválidos.

Para solucionar esto podemos hacer que el CS chip select pin sólo sea LOW durante el ciclo de pulso alto del reloj o tPWH de 500 a 1000 ns, de esta forma nos aseguraremos que el address bus tenga direcciones válidas y que unos nanosegundos tDW antes de apagarse el CS tenemos todavía datos válidos, ya que los hold timers de tAH y tDW nos mantendrían valores válidos en address y data bus respectivamente aún después de poner el High el pin de CS. En nuestro ejemplo serían 10ns extras.

Para lograr esto podemos conectar el pin a15 si lo usáramos para seleccionar nuestro pin de chip select conectado a través de dos compuertas nand de forma tal que solo en el pulso high del reloj y cuando el pin a15 sea cero el pin de la memoria de chip select reciba un cero o low.

Al agregar dos compuertas nand debemos sumar un tiempo más que el que tarda la compuerta en evaluar sus inputs y darnos un output, este tiempo se llama maximum propagation delay (tPHL).

En el caso de las compuertas que utilizamos este es de 25ns al usar 2 vamos a tener como máximo 50ns de delay, lo que implica que la señal de chip select va a ir a low 50 ns después de que si no usáramos las compuertas, en este setup ese tiempo no influye ya que tenemos 960ns disponibles con el address valid antes de que los datos estén válidos (llendo de los 30ns a los 990ns) esto nos llevaría sólo al intervalo 80ns a 990ns no implica problema alguno.

Timing en el procesador 6510

El timing en el 6510 es bastante más lento que en el 6502 y eso debemos tomarlo en cuenta, observemos estos valores y diagramas del datasheet original, el primer diagrama es de lectura y el segundo tiempos de escritura.

También tenemos algunos tiempos diferentes que los del 6502 más moderno

Así por ejemplo podemos observar el timer tADS o Address Setup Time el cual tarda 300ns en lugar de los 30ns del 6502 moderno. Si tuviéramos que hacer la cuenta con los tiempos para nuestra memoria ahora deberíamos comenzar así:

tADS = 300ms

tAH = 10ms

tDHR=tHR=10

0ns    a   300ns necesitamos que el address sea estabilizado tADS

300ns  a   1010ns el address el válido tAH

1000 ns a 1010ns tDHR

Y nuestra RAM muestra datos válidos desde

(tADS+tAA) a (tAH+tOE) = 300ns+70ns a 1010ns + 5ns

370ns a 1015ns la RAM da valores de highs y lows válidos en el bus de datos

Si nos referimos al manual de Hardware de la línea de procesadores 6500 él mismo nos dice que a 1Mhz el address está estable. sí o sí,  300 nano segundos después de que comienza la fase uno y los datos deben estar estables al menos 100 nanosegundos antes de que termine la fase dos de nuestro ciclo de reloj. Esto nos da 575 ns  para poner los datos en el bus de datos.

Y podemos observar los diagramas para timings de Read y Write respectivamente.

Read Timing Diagram

Write Timing Diagram

Cómo funciona en el Commodore 64

En nuestra querida Commodore 64 no estamos usando una memoria estática como la de este empleo si no que es dynamic ram, esta misma debe ser refrescada constantemente de lo que se encarga el chip de video VIC2. Esta memoria se selecciona por filas y columnas utilizando las señales de RAS y CAS.

Tampoco tenemos un sólo chip sino 8 chips cada uno de 64536 entradas y 1 bit de datos en cada entrada, con lo que si queremos representar un byte necesitamos los 8 chips y 1 bit de cada uno de ello, de ahí que cuando se rompe un chip de ram nada funciona ya que afecta al contenido de un bit en cada posición de la RAM.

Estudio visual

Para poder estudiar visualmente cómo conectar una ram estática y programarla  les dejo esta video que complementa al artículo.

RAM con 6510/CIA y 6502/VIA – 6502 vs 6510 Parte 10

Referencias

A continuación les dejo algunos links donde profundizar el tema:

WebSite OsoLabs 

VIDEOS

Video de la serie 6502 vs 6510 Parte 10 – RAM

RAM con 6510/CIA y 6502/VIA – 6502 vs 6510 Parte 10

Aquí tiene acceso a toda la serie:

6502 vs 6510 estudio detallado y comparación 

PAPERS

W65C02S 8–bit Microprocessor 

6510 MICROPROCESSOR WITH I/O 

6502 Instruction Set 

Visual Guide to 65xx CPU Timing 

HM62256B Series 

MOS 6500 Family Hardware Manual

Y como siempre la serie de Ben Eater del 6502

Build a 6502 computer | Ben Eater 

Todos los ejemplos de código de los videos los pueden encontrar en:

https://github.com/osolabstech/6502_vs_6510